Новости
2026
Lanxin Computing представила суперузел Zhitong fusion: LX500 выходит с одной системы на кластеры
На саммите RISC-V China 2026 компания Lanxin Computing представила суперузел Zhitong fusion, расширив вычисления RISC-V на базе LX500 с одного чипа и сервера до инфраструктуры кластерного уровня. LX500 объединяет 48 ядер RISC-V (32 производительных и 16 энергоэффективных) с движками AI Vector/Matrix, обеспечивает 75 TOPS INT8, использует единую архитектуру памяти с общим DDR5 и поддерживает CXL; оптимизация нацелена на задержку первого токена, prefill и длинный контекст. Линейка включает чип LX500, сервер Lenovo Wentian WR5219 G5, моноблок LX5000 и суперузел; по словам компании, уже адаптированы модели Qwen, DeepSeek и Kimi. Так RISC-V-серверы начинают поставляться как полный стек «чип — система — кластер».
UltraRISC раскрыла UR-CP400: серверное ядро IP с RVA23, поставки в Q1 2027
На саммите RISC-V China 2026 компания UltraRISC раскрыла высокопроизводительное ядро IP UR-CP400: соответствие RVA23 и поддержка RVV 1.0, восьмиширинный внеочередной конвейер из 14 ступеней, более 22 баллов SPECint_base2006 на ГГц в конфигурации FPGA, усиления для виртуализации многоуровневого облака и агентных нагрузок; поставка IP запланирована на первый квартал 2027 года. UltraRISC предлагает и ядра IP, и многоядерные CPU; показатели UR-CP400 приближаются к серверным ядрам первого эшелона, но коммерческий чип появится не раньше 2027 года.
XuanTie от DAMO Academy: более 6 млрд отгруженных чипов, C950 нацелен на дата-центры
На саммите RISC-V China 2026 главный научный сотрудник DAMO Academy Мэн Цзяньи рассказал о прогрессе процессоров XuanTie: суммарные поставки превысили 6 млрд штук, серверное ядро C950 построено на RVA23 и даёт более 70 баллов SPECint2006 на ядро, также представлена дорожная карта процессоров для автопилота и embodied AI. Компания подчёркивает совместную работу hardware и software, чтобы перевести продукты из состояния «работает» в «готов к массовому производству». Для серверного рынка C950 — один из немногих китайских IP-ядер RISC-V, прямо нацеленных на универсальные вычисления в дата-центрах, а масштаб поставок показывает, что экосистема XuanTie способна поддерживать высококлассные продукты.
Lirui Micro (ZTE Microelectronics) показала Zhufeng 200 — RISC-V CPU для ИИ-дата-центров
На саммите RISC-V China 2026 дочерняя компания ZTE Microelectronics — Lirui Micro — впервые показала высокопроизводительный RISC-V CPU Zhufeng 200 для центров ИИ-вычислений. Чип соответствует RVA23 и поддерживает Hypervisor, AIA, CoVE и RVV 1.0, построен на 64-битной суперскалярной внеочередной архитектуре, интегрирует движки Vector/Matrix, сжатия и шифрования, поддерживает DDR5 (включая MRDIMM), PCIe 6.0 и CXL 3. Целевые сценарии — кластеры агентов, host-CPU для суперузлов инференса и гибридный инференс предприятий; заявлена работа с MoE-моделями на 100 млрд параметров, подробные спецификации обещаны к концу 2026 года. Впервые чиповая компания, связанная с оператором связи, прямо позиционирует RISC-V как host-CPU для центра ИИ-вычислений.
Tenstorrent закрыла раунд E на $1,5 млрд при оценке $6,2 млрд
Tenstorrent закрыла раунд Series E на $1,5 млрд с постденежной оценкой $6,2 млрд; раунд возглавили Trace Capital и Innovation X, участвовали ARK Invest, Fidelity, Morgan Stanley, Sandisk, Tether Investments и другие. Средства пойдут на масштабное развёртывание серверов Galaxy, расширение инференс-сервисов для моделей с открытыми весами и развитие AI- и CPU-IP, которые компания лицензирует. Tenstorrent сочетает RISC-V CPU (TT-Ascalon) с собственными AI-ядрами Tensix в стеке от одной карты до суперкластеров, и новый раунд добавляет мощности для конкуренции с NVIDIA в дата-центрах.
Qualcomm покупает RISC-V-стартап Akeana, усиливая направление чипов для ИИ и ЦОД
Qualcomm завершила покупку компании Akeana, разрабатывающей RISC-V-процессоры; сумма сделки не раскрыта, IP и инженерная команда Akeana целиком вошли в Qualcomm для усиления направлений ИИ и ЦОД. Akeana основана в 2021 году командой, ранее делавшей серверные чипы в Marvell, в августе 2024 года привлекла более 100 млн долларов и специализируется на RISC-V-ядрах с настройкой под заказчика. Это второй после Ventana случай, когда Qualcomm получает активы RISC-V дата-центрового класса.
SpacemiT представила V100: 46-ядерный серверный CPU RISC-V с расширением до 92 ядер в двух сокетах
На саммите RISC-V China 2026 в Шэньчжэне SpacemiT представила первый серверный чип V100: 6 высокопроизводительных ядер XiangShan «Kunminghu» V2R2 плюс 40 собственных энергоэффективных ядер X100, всего 46 ядер, до 92 в двух сокетах, 8 каналов DDR5 и 52 линии PCIe 5.0. Официально он назван первым в отрасли вычислительным чипом, полностью соответствующим спецификации серверного RISC-V; все пункты тестов BRS пройдены, дистрибутивы openEuler, openKylin, Ubuntu, Debian и Fedora устанавливаются и загружаются напрямую. Ядра XiangShan впервые вошли в коммерческий серверный чип, а серверный RISC-V получил способность поставляться с обычными дистрибутивами.
Десять лет zeroRISC: путь коммерциализации открытого кремния для безопасности
The Next Platform взяла интервью у основателя zeroRISC Доминика Риццо о десяти годах работы — от проекта Google OpenTitan до коммерциализации открытого кремния. Компания выходит на серверную безопасность с открытым Root of Trust и считает, что открытый кремний имеет особую ценность для конфиденциальных вычислений и доверия к цепочке поставок. Это обзор экосистемы, а не анонс продукта.
SiFive и AMD переносят ROCm на серверы RISC-V
На AI Infra Summit SiFive и AMD показали ROCm 10.0 на платформе SiFive BigSky: P870-D в роли head node, Radeon AI PRO R9700 для выгрузки инференса, запущена модель Gemma4-E2B. Стороны заявили, что продолжат оптимизировать производительность ROCm на серверах RISC-V. Впервые сервер RISC-V попал в официальную зону сотрудничества с мейнстримным программным стеком GPU.
Canonical о том, как Ubuntu готовится к корпоративному RISC-V
Директор по кремниевым альянсам Canonical Гордан Маркуш на Hot Chips 2026 рассказал о процессе сборки Ubuntu, стратегии поддержки ISA на разных архитектурах и о том, какие условия RISC-V должна выполнить, чтобы считаться «готовой для предприятий». Основное внимание уделено базовой линии RVA23 и согласованности прошивки со спецификацией серверной платформы.
Hot Chips 2026: прогресс стандартов и внедрения RISC-V
RISC-V International и SiFive на Hot Chips 2026 обновили данные о разработке стандартов и внедрении: внедрение RVA23, продвижение спецификации серверной платформы и проекты ядер для ИИ-вычислений. Это ежегодный обзор прогресса экосистемы.
NVIDIA на Hot Chips 2026 о взаимодействии RISC-V и GPU
В учебной секции Hot Chips 2026 NVIDIA рассказала, как приложения CUDA сочетают программные модули CPU и GPU и каким образом поддерживаются её GPU на хостах RISC-V. Это стыкуется с официальной поддержкой RISC-V в CUDA в 2025 году и указывает на превращение серверов RISC-V в обычные головные узлы для GPU.
SiFive представила BigSky: первый корпоративный сервер RISC-V 2U
SiFive выпустила платформу разработки BigSky SF-2U870 для ЦОД, назвав её первым в мире корпоративным стоечным сервером RISC-V 2U; в основе P870-D, назначение — портирование ПО и настройка нагрузок у клиентов гипермасштаба. The Register отмечает, что по сути это платформа разработки и проверки, а не серийная товарная машина.
Alibaba C950 запустила 27-миллиардную модель силами одного CPU
XuanTie C950 (64 ядра, TSMC 5 нм) выполнила Qwen3.8 27B без GPU, без слоя эмуляции и без накладных расходов на трансляцию, достигнув 30 токенов/с и 1,9 секунды до первого токена. Для серверов RISC-V это публичная проверка того, что «CPU самостоятельно тянет инференс», и дополнительный аргумент в пользу направления ИИ-вычислений на RISC-V на китайском рынке.
StarFive выпустила серверное ядро RISC-V Dubhe-100
StarFive представила Dubhe-100 (Fang TianShu-100) для серверного рынка: 15-ступенчатый конвейер, выпуск 6 инструкций, буфер переупорядочивания на 256 записей, поддержка RVA23 и векторных расширений. Официально это одно из первых в Китае серверных RISC-V CPU IP, дошедших до стадии поставки; заказчики уже разрабатывают на нём серверные чипы.
Испанская Openchip представила BER10: первый европейский чип RISC-V для суперкомпьютеров
Openchip выпустила 64-битный BER10 по GAA-техпроцессу менее 2 нм, способный работать под полноценным Linux; чип уже открыт для проверки компаниями и исследовательскими организациями в проектах суперкомпьютеров и ЦОД. Он позиционируется как база европейского суверенного кремния и последующих ИИ-ускорителей.
Andes закрыла Condor Computing: планы дата-центрового ядра RISC-V сорваны
Jon Peddie Research сообщает, что Andes закрыла дочернюю компанию Condor Computing, а её высокопроизводительное IP RVA23 вернулось в Andes. Cuzco от Condor использовал необычную архитектуру временного планирования и считался важной попыткой RISC-V выйти в ЦОД; закрытие стало неудачей для экосистемы.
Дорожная карта RISC-V в HPC постепенно проясняется
HPCwire по итогам дискуссии на ISC 2026 пишет: в мире развёрнуто более 30 млрд ядер RISC-V, аналитики ожидают долю в треть рынка в течение пяти лет, но в HPC RISC-V пока не оправдала ожиданий. По мнению авторов, новые чипы и зрелость экосистемы изменят картину в ближайшие годы.
SUSE и Openchip создают корпоративный программный стек для европейского железа RISC-V
Стороны подписали меморандум о взаимопонимании: SUSE Linux Enterprise Server, RKE2, Rancher Prime и SUSE AI Factory будут адаптированы к ускорителям RISC-V от Openchip. Цель — европейский суверенный технологический стек от архитектуры чипа до открытого ПО, что напрямую важно для выхода RISC-V в корпоративные ЦОД.
StarFive и LECARC совместно разрабатывают серверный CPU RISC-V
LECARC (Theo End Computing) будет использовать собственное CPU IP Dubhe-100 от StarFive для создания серверного CPU нового поколения для интеллектуальной периферии. Стороны ссылаются на отчёт Bernstein: agentic AI поднимет долю CPU в нагрузке инференса с примерно 14% у традиционных больших моделей до 50%.
Tenstorrent выпустила TT-Ascalon S и расширила бизнес в Японии
На TT-Deploy JP Tenstorrent представила CPU IP RISC-V TT-Ascalon S для agentic AI, объявила новые рекорды производительности на языковых и видеомоделях и вошла в суверенную гетерогенную платформу инференса японской ai&. Её суперкластер Galaxy может развёртываться как отдельно, так и вместе с GPU.
Сообщается, что Qualcomm планирует купить Tenstorrent за 10 млрд долларов
The Register пишет, что Qualcomm ведёт переговоры о покупке Tenstorrent с оценкой около 10 млрд долларов. У последней есть CPU IP Ascalon RISC-V и ускорители ИИ Blackhole; если сделка состоится, Qualcomm одновременно получит три линейки RISC-V — Ventana, Akeana и Tenstorrent.
Мини-ПК на SpacemiT K3: RISC-V-десктоп RVA23, которым «можно пользоваться»
На Ubuntu Summit SpacemiT показала мини-ПК на 16-ядерном SoC K3: совместимость с RVA23, приемлемая повседневная производительность, но цена немаленькая. Это говорит о том, что у программной базы RVA23 появилось реальное железо, и подготовлена почва для последующих серверных продуктов.
Firefly выпустила сервер ИИ на RISC-V производительностью 2880 TOPS
Firefly CSC2-N48SPK3 в корпусе 4U объединяет 48 узлов SpacemiT K3 и 48 NVMe SSD с заявленной производительностью 2880 TOPS. Это путь набора RISC-V-узлов в «многоузловой ИИ-сервер», а не ставка на один большой чип.
Tenstorrent выпустила TT-QuietBox 2: рабочая станция ИИ на RISC-V с полностью открытым стеком
TT-QuietBox 2 (Blackhole) — настольная система с жидкостным охлаждением, локально запускающая модели до 120 млрд параметров, с полностью открытым кодом от компилятора до ядра, от 9999 долларов. Официально это первая настольная рабочая станция ИИ на RISC-V с инференсом уровня терафлопс.
SiFive выпустила третье поколение высокопроизводительного IP RISC-V P570/P550
Новое IP построено на внеочередной суперскалярной архитектуре с векторизацией и ориентировано на потребительские устройства с ограничениями по площади и энергопотреблению; SiFive называет P570 Gen3 самым мощным и эффективным внеочередным ядром в классе. Это последнее поколение производительной серии P500, отдельное от дата-центрового P870-D.
Спецификация серверной платформы RISC-V 1.0 официально утверждена
Рабочая группа riscv-non-isa выпустила RISC-V Server Platform v1.0 — первую официально утверждённую версию спецификации, унифицирующую минимальные требования к серверным системам по прошивке, управлению прерываниями, PCIe и RAS. Для сборщиков систем и облачных провайдеров это предпосылка того, что сервер RISC-V «ставится и обслуживается».
Сервер Tenstorrent Galaxy Blackhole пошёл в серию
Galaxy — корпус 6U с 32 ускорителями Blackhole, объединёнными Ethernet-сеткой с агрегированной пропускной способностью 100 Тбит/с, 1 ТБ GDDR6 и 16 ТБ памяти, около 110 тыс. долларов за систему. Управление построено на ядрах RISC-V; это редкий серийный продукт RISC-V на уровне целого ИИ-сервера.
SiFive привлекла 400 млн долларов в раунде G при оценке 3,65 млрд
Раунд возглавила Atreides Management, участвовали NVIDIA, Apollo, Point72, T. Rowe Price и др.; средства пойдут на ускорение дорожной карты RISC-V для ЦОД. Вход NVIDIA наблюдатели трактуют как поддержку экосистемы хост-CPU на RISC-V.
Alibaba поставила серверный чип RISC-V для китайских больших моделей
DAMO Academy выпустила XuanTie C950, назвав его самым мощным процессором RISC-V в истории: одно ядро SPECint2006 превышает 70 баллов, нативная поддержка моделей на сотни миллиардов параметров вроде Qwen3 и DeepSeek V3, реализован RVA23.1. Внешние оценки: одноядерная производительность близка к Apple M1, но в целом чип отстаёт от западных флагманов, а число ядер официально не раскрыто.
Представлен XuanTie C950: впервые нативная поддержка моделей на сотни миллиардов параметров
В Шанхае прошла конференция экосистемы XuanTie RISC-V 2026, где DAMO Academy представила C950 (3,2 ГГц, декодирование 8 инструкций, 16 ступеней конвейера, окно внеочередного исполнения более 1000 инструкций) и два нативных ИИ-движка RISC-V, а также нативную поддержку конфиденциальных вычислений CoVE. Официально приводится прогноз SHD Group: к 2031 году поставки устройств на RISC-V достигнут 36 млрд штук.
openEuler 24.03 LTS SP3 RISC-V перешёл в долгосрочное сопровождение
Версию подготовил Институт программного обеспечения КАН (ISCAS) совместно с ZTE, DAMO Academy, SOPHGO, SpacemiT, UltraRISC и др.; это первая версия с длительным сопровождением и поддержкой RVA23, с начальной поддержкой спецификации RISC-V Server Platform и сохранением двух базовых линий RVA20/RVA23. Для китайских серверов RISC-V это операционная система, которую можно долго эксплуатировать.
SpaceMiT K3: спецификации и первые тесты 16-ядерного SoC RVA23
CNX Software собрала опубликованные характеристики K3: ядра X100, до 2,5 ГГц, соответствие RVA23, и привела ранние результаты тестов. Позже K3 стал вычислительной единицей ряда серверов и ИИ-систем на RISC-V.
SiFive подключилась к NVIDIA NVLink Fusion
SiFive объявила об интеграции NVLink Fusion в высокопроизводительные решения для ЦОД, что даёт хост-CPU RISC-V когерентное соединение с высокой пропускной способностью к GPU NVIDIA и другим ускорителям. Это ключевой шаг RISC-V в ИИ-стойки и в роль головного узла для GPU.
2025
Qualcomm купила Ventana Micro Systems
Qualcomm объявила о покупке компании Ventana, разрабатывающей высокопроизводительные CPU RISC-V; сумма не раскрыта, направление будет развиваться параллельно с собственными ядрами Arm Oryon. Veyron V2 от Ventana ориентирован на ЦОД и HPC, и сделка рассматривается как ключевой резервный путь Qualcomm вне лицензий Arm.
Tenstorrent открыла лицензирование высокопроизводительного CPU IP RISC-V TT-Ascalon
Tenstorrent объявила, что TT-Ascalon доступен клиентам для лицензирования сразу: дата-центровое ядро RISC-V, которым можно «владеть и которое можно настраивать», с полным комплектом поставки. Это вывело конкуренцию в CPU IP RISC-V из встраиваемого сегмента в высокопроизводительный.
HPC больше не вотчина одного x86: приходят Arm и RISC-V
В материале The Register отмечается, что доля платформ Intel в TOP500 за десять лет упала с почти 90% до 57%, а Arm и RISC-V борются за долю в HPC. Реальные возможности RISC-V — управляющие ядра ускорителей, суверенные суперкомпьютерные проекты и специализированные кластеры.
Знакомство с Tenstorrent QuietBox: производительность есть, программный стек отстаёт
Рабочая станция ИИ на RISC-V стоимостью около 12 тыс. долларов масштабируется до сервера на 32 чипах, но программный стек незрел, и реальная настройка затруднена. Обзор честно отражает состояние серверного RISC-V: «железо впереди, ПО догоняет».
Первый европейский процессор RISC-V с внеочередным исполнением успешно изготовлен
Проект eProcessor объявил о завершении разработки и развёртывания первого европейского процессора RISC-V с внеочередным исполнением по техпроцессу 22 нм. Он является частью Европейской инициативы процессоров (EPI) и накапливает компетенции проектирования и проверки для последующих HPC-чипов.
Meta купила Rivos, ускоряя собственные вычислительные движки
Meta приобрела стартап Rivos, разрабатывавший серверные чипы RISC-V; команда и IP вошли в систему Compute Engine компании Meta. The Next Platform считает, что это подтверждает линию гипермасштабируемых компаний на собственные CPU на RISC-V и показывает, что серверный дизайн Rivos уже имеет инженерную ценность.
Cuzco от Condor: как RISC-V выводили в ЦОД
The Next Platform разбирает ядро Cuzco от Condor Computing — высокопроизводительный дизайн RVA23 на основе временного планирования, нацеленный на прямую конкуренцию с Arm Neoverse в ЦОД. Статья также отмечает, что зрелость ПО и экосистемы остаётся главной переменной.
Hot Chips 2025: высокопроизводительный дизайн RISC-V Condor Cuzco
Репортаж ServeTheHome с места событий о микроархитектуре Cuzco: редкое для Hot Chips высокопроизводительное ядро RISC-V с широкой выдачей и глубоким внеочередным исполнением, рассчитанное на серверные нагрузки. Позже ядро было прекращено вместе с закрытием Condor.
NVIDIA принесла CUDA на RISC-V
NVIDIA официально расширила поддержку программного стека CUDA на CPU RISC-V, и первыми выгодоприобретателями стали новые китайские серверные чипы RISC-V. Для серверов RISC-V это закрыло самый важный пробел в ИИ-экосистеме и сделало RISC-V более пригодной для роли головного узла GPU.
GlobalFoundries купила MIPS
GlobalFoundries приобрела проектировщика чипов MIPS, создав структуру с компетенциями и в проектировании, и в производстве, и явно сделала ставку на возможности RISC-V на рынке ИИ. В последние годы MIPS переориентировала линейку на RISC-V, и сделка усилила её присутствие на рынке лицензируемых ядер.
openEuler Developer Day 2025: чем занимается RISC-V SIG
Секцию RISC-V провела openEuler RISC-V SIG при участии ISCAS, Пекинского института открытых чипов, Alibaba и других; обсуждались серверный программный стек, сопровождение дистрибутива и адаптация под железо. Это запись прогресса экосистемы операционных систем для китайских серверов RISC-V.
Запуск европейского проекта DARE: 240 млн евро на чипы RISC-V для суперкомпьютеров
38 организаций совместно создали DARE (Digital Autonomy with RISC-V in Europe) и планируют за три года разработать три чиплета для HPC и ИИ с бюджетом около 240 млн евро. Цель — дать европейским суперкомпьютерам неамериканский вариант процессора; это крупнейшая европейская инвестиция в суверенные вычисления на RISC-V.
Alibaba выпустила серверное ядро RISC-V C930
XuanTie C930 ориентирован на серверы, ПК и автономное вождение, использует микроархитектуру внеочередного исполнения с декодированием 6 инструкций и 16-ступенчатым конвейером, совместим с RVA23 и поддерживает расширения Vector, CoVE, RAS, AIA. Тогда же появились сообщения, что Китай выпустит документ о продвижении RISC-V в масштабах страны, — политика и продукт совпали по времени.
SOPHGO выпустила первый в мире многоядерный сервер RISC-V с поддержкой DeepSeek
На конференции экосистемы RISC-V China 2025 компания SOPHGO представила вычислительный сервер SRA3-40 на 64-ядерном SG2044 и одновременно серверы хранения SRB3-40 и гибридный SRM3-40. Firefly тогда же выпустила продукты на предыдущем SG2042 — многоядерные системы RISC-V начали складываться в единую линейку.
SOPHGO представила гетерогенные продукты и продвинула серверные системы RISC-V
На конференции экосистемы RISC-V China 2025 SOPHGO выпустила SG2044 и сопутствующие серверные и ИИ-продукты, подчеркнув гетерогенное объединение CPU с собственным TPU для центров ИИ-вычислений, универсальных вычислений и периферийных сценариев. Это общее обновление китайской серверной платформы RISC-V после SG2042.
США внесли SOPHGO в список Entity List
Министерство торговли США включило китайского проектировщика чипов RISC-V SOPHGO (Sophgo) в Entity List из-за подозрений в поставках ИИ-чипов Huawei. Для цепочки поставок серверов RISC-V это самый прямой пример геополитического риска, он же затрагивает зарубежное производство и работу с клиентами.
Третье поколение процессора XiangShan появится в 2025 году
Бао Юньган из Института вычислительной техники КАН анонсировал в Weibo, что третье поколение XiangShan будет сдано в 2025 году и по производительности может приблизиться к Neoverse N2, созданному Arm для HPC, с потенциалом для ЦОД. XiangShan — главный проект открытого высокопроизводительного ядра RISC-V и технологический источник коммерческих чипов вроде SpacemiT V100.
Сначала новые. Записи за один день между собой не ранжируются; то, что реально влияет на серверное направление, помечено как важное. Собственных интерпретаций нет — выводы остаются читателю.